聚芯专业提供PCB抄板与设计，IC解密，样机调试与制作，功能参数修改等服务，数十年的从业已经成功破解了成千上万的产品，便携式油微水分析仪就是其中之一。
每个通孔都有对地寄生电容。因为通孔的实体结构小，其特性非常像集总线路元件。我们可以在一个数量以内估算一个通孔的寄生电容的值
其中，D2=地平面上间隙孔的直径，IN
D1=环绕通孔的焊盘的直径，IN
T=印刷电路板的厚度，IN
∑=电路板的相对导磁率
C=通孔寄生容量，PF
当焊盘大小接近间隙孔直径的时候，焊盘会产生更多的电容。如果地层的间隙孔必须保持足够小，以维持地平面的连续性，那么就要减小或去除地层上的焊盘。对于走线通孔，如果在该层上有一些穿破，是不会有问题的。
通孔电容使数字信号的上升沿减慢或变差，这是它的主要影响。
上式假设每层上都有一个焊盘。有的设计者省略了一些布线层上没有边接走线的焊盘，这使得寄生电容略微减少。在许多实际情况下，寄生电容非常小，完全可以不考虑它。
如果必须要预先知道通孔的电容，可以使用一个实体模型来测算。当建立实体模型时，要使用电容的比例原理。
一个通孔或走线比例模型的电容是实际通孔电容的X倍，其中，X是模型的比例。
举例来说，图7.4表示了一个简单的焊盘模型，由铝箔和硬纸板构成，这是一个表面贴装设计走线通孔的100：1比例模型。中央的管子表示电镀孔的内表面。直径是1.6IN。管子两端的爆盘的直径是2.8IN。与地平面之间的间隙为5.0IN。从这些尺寸测算的电容值结果为11.0PF，按比例缩小100，在空气中的实际电容是0.11PF。由于实际的电容将会嵌入在FR-4中，其相对导磁率真为4.7，所以该通孔的电容将接近0.5PF。
与实际完工的通孔电容相比，相对较大的11PF电容的精确测算要容易得多。此外，制作实体模型是非常有趣的事情。
不要期望公式在所有的时候都会如此接近。
对于一个50欧传输线，这个通孔将会有多大影响呢？实际的通孔将使10~90%上升时间变差：
27PS确实是个非常小的时间间隔。
如果必须要经常进行焊盘的电容测算，可以投资购买电磁场模型软件。这些程序包能够精确地构造电感和电容三维空间模型。
对数字电路设计者来说，通孔的电感比电容更重要。每个通孔都有寄生中联电感。因为通孔的实体结构小，其特性非常像素集总电路元件。通孔串联电感的主要影响是降低了电源旁路电容的有效性，这将使整个电源供电滤波效果变差。
旁路电容的目的是在高频段把两个电源平面短路在一起。在图7.5中，如果假设一个集成电路在A点连接在电源和地平面之间，在B点有一个理想的表面贴装旁路电容。则预期在芯片焊接点的VCS和地平面之间的高频阻抗为零。然而，实际情况并非如此。将电容连接到VCC和地平面的每个连接通孔电感引入了一个小的但是可测量到的电感。
其中，L=通孔电感，NH
H=通孔长度，IN
D=通孔直径，IN
因为上式包括一个对数，所以通孔直径的改变对电感影响很小，但通孔长度的改变可能引起大的变化。
通孔对于上升沿速度为1NS的信号的感抗。首先计算电感：
H=0.063（通孔长度，IN）
D=0.016（通孔直径，IN）
T10~90%=1.00（上升沿速度，NS）
从芯片分路高频电流，3.8欧的值还不够低。同时要记住，旁路电容通常一端通过一个通孔连接到地平面，另一端也通过一个通孔连接到+5V平面，因此通孔电感的影响会增加一倍。旁路电容贴装在板子最靠近电源和地平面的一边，有利于减少其影响。最后，在电容和通孔之间的任何引线都会增加更多的电感。这些走线应该总是尽量宽一些。
在电源和地之间使用多个旁路电容，可以得到非常低的阻抗。对于数字产品，作为一个粗略的准则，假设电源和地平面是理想的导体，电感为零。我们只考虑旁路电容及其相关走线和通孔的电感。在一个特定的范围内，所有的旁路电容将如同并联，降低了电源和地之间的阻抗。产生这个效果的有效半径等于1/12，其中，1是上升沿的电长度。在1/6的直径以内，所有电容共同作为一个集总电路。
1NS的上升沿在FR-4材料中的传播长度大约为1=6IN。在这个例子中，电容的栅格间距大于1/12=0.5IN，将不会有任何好处。
对于电源的旁路电容，上升时间越短，旁路会变得越困难。当上升时间缩短时，有效半径的值也变小。有效半径内电容的数量随上升时间的平方而减少。
这是一个综合问题。限随着上升时间的降低，数字转折频率上升，使每个通孔的感抗增加。最后的结果是，对于工作在某一频率的一个特定配置的旁路电容，当我们把上升时间减半时，其效果将减小8倍。依据该比例准则，从一个工作频率范围得到的经验可以很容易地转换到一个新的工作频率范围。
